今天，沉寂已久的计算技术界迎来了一个大新闻。劳伦斯伯克利国家实验室的一个团队打破了物理极限，将现有最精尖的晶体管制程从14nm缩减到了1nm。
晶体管的制程大小一直是计算技术进步的硬指标。晶体管越小，同样体积的芯片上就能集成更多，这样一来处理器的性能和功耗都能会获得巨大进步。
多年以来，技术的发展都在遵循摩尔定律，即当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18-24个月翻一倍以上。眼下，我们使用的主流芯片制程为14nm，而明年，整个业界就将开始向10nm制程发展。
不过放眼未来，摩尔定律开始有些失灵了，因为从芯片的制造来看，7nm就是物理极限。一旦晶体管大小低于这一数字，它们在物理形态上就会非常集中，以至于产生量子隧穿效应，为芯片制造带来巨大挑战。因此，业界普遍认为，想解决这一问题就必须突破现有的逻辑门电路设计，让电子能持续在各个逻辑门之间穿梭。
此前，英特尔等芯片巨头表示它们将寻找能替代硅的新原料来制作7nm晶体管，现在劳伦斯伯克利国家实验室走在了前面，它们的1nm晶体管由纳米碳管和二硫化钼（MoS2）制作而成。MoS2将担起原本半导体的职责，而纳米碳管则负责控制逻辑门中电子的流向。
眼下，这一研究还停留在初级阶段，毕竟在14nm的制程下，一个模具上就有超过10亿个晶体管，而要将晶体管缩小到1nm，大规模量产的困难有些过于巨大。
不过，这一研究依然具有非常重要的指导意义，新材料的发现未来将大大提升电脑的计算能力。（编译/吕佳辉）
美国劳伦斯伯克利国家实验室开发出史上最小晶体管 确保摩尔定律延续
美国劳伦斯伯克利国家实验室的一支团队开发出了到目前为止尺寸最小的晶体管。这种晶体管的栅极线宽可缩小至1纳米。
过去多年中，许多工程师都在研究如何缩小集成电路中的元件尺寸。根据物理定律，5纳米被认为是传统半导体栅极线宽的极限，这大约是当前市面上高端20纳米栅极晶体管的1/4。
劳伦斯伯克利国家实验室由阿里·加维（Ali Javey）带领的一支团队开发出了一种新型晶体管，其栅极线宽只有1纳米。作为对比，人类的发丝宽度约为5万纳米。
加维表示：“我们开发了到目前为止已报告的最小的晶体管。栅极线宽可以定义晶体管的尺寸。我们展示了一种1纳米栅极的晶体管。利用适当的材料。电子元件的尺寸还有很大的优化空间。”
这其中的关键是使用碳纳米管和二硫化钼，后者是一种在汽车配件店里常见的发动机润滑剂。
这项研究的首席作者苏杰伊·德赛伊（Sujay Desai）表示：“半导体行业一直认为，任何线宽小于5纳米的栅极都无法工作，因此研究者甚至没有考虑过这种可能性。通过用二硫化钼来取代硅，我们可以制造出线宽只有1纳米的栅极，并使其起到开关的作用。”
晶体管结构中包括三极，即源极、漏极和栅极。电流从源极流向漏极，并受到栅极的控制。通过施加不同的电压，栅极可以起到开关的效果。
硅和二硫化钼都具备晶格结构，但相对于二硫化钼，电子在流经硅材料时阻抗更小。当栅极线宽超过5纳米时，这是硅材料的优势。然而，如果线宽小于5纳米，我们将会看到量子隧穿效应，栅极势垒将无法阻止电子从源极流向漏极。德赛伊表示：“这意味着，我们无法关闭晶体管。电子将失控。”
由于二硫化钼的阻抗更高，因此在栅极线宽较小的情况下，电子流动仍可以受控。二硫化钼材料的厚度还可以进一步缩小至原子水平，即约0.65纳米，从而带来更小的介电常数。介电常数反映了材料在电场中保存能量的性能。在栅极线宽缩小至1纳米时，这些特性将有助于优化对晶体管内电流的控制。
这一研究成果已发表在《科学》杂志上。加维表示：“这项成果表明，晶体管栅极不再被局限至大于5纳米。通过适当的半导体材料工程和设备架构，摩尔定律将继续生效一段时间。”（编译/李玮）
打印本文章
