|
如对以下工作岗位感兴趣，请将个人简历发至邮箱地址：jiangsu-jobs@hotmail.com
IP设计工程师 岗位职责
1. 参与NAND Flash存储控制器系统设计，设计软硬件接口,撰写设计文档，完成RTL编码和模块单元验证；
2. 撰写模块需求说明和测试场景说明，促进开发和验证团队达到设计需求；
3. 配合ASIC后端布线实现以及时序收敛，负责软硬件联合调试时的问题定位；
4. 集成开发调试工作，逻辑开发项目管理等。
任职要求
1. 电子工程专业或计算机专业硕士，3年以上FPGA/ASIC开发工作经验；
2. 有扎实的RTL设计能力，良好的逻辑架构设计规划以及文档编写能力，丰富软硬件联合设计调试经验，良好RTL编码风格，以及较强的单元验证能力；
3. 具有ASIC后端背景知识，熟悉PT等后端分析工具。了解SDC约束设计，以及UPF low power设计；
4. 熟悉TCL等脚本语言。有Makefile脚本仿真实现的经验，熟悉版本管理控制方法；
5. 有较好C语言编程能力；
6. 善于自我驱动和团队合作。
SoC设计工程师 岗位职责
1. 负责SOC芯片项目系统级设计、集成与验证、软硬件协同验证环境建任职要求
1. 电子类和通信类等相关专业，本科及以上学历，3年以上工作经验；
2. 熟悉RISC CPU如ARM或Synopsys ARC,及AMBA总线体系结构；
3. 熟悉所列一或多项接口协议:NAND Flash, PCIe, DDR及Ethernet；
4. 熟悉常用外设如DMA,I2C,SPI,UART,JTAG等；
5. 熟练掌握Verilog/VHDL和C语言编程；
6. 熟悉Perl/Python/Tcl等脚本语言；
7. 熟悉完整的数字电路流程; 熟练使用相关EDA工具；
8. 具备基本的综合，时序分析及形式验证能力，有DFT概念；
9. 了解低功耗设计或具备其设计能力；
10. 良好的英语能力；
11. 良好的文档编写能力；
12. 良好的沟通能力，主动性和团队合作精神。
Staff Engineer of DFT 岗位职责
1. 负责全芯片级的DFT策略和方法学；
2. 建立DFT自动化流程,并且负责优化和维护；
3. 负责全芯片的DFT实现,包括SCAN插入,ATPG测试向量生成,边界扫描,功能性测试向量生成等；
4. 与前端工程师合作,负责IP的测试方案,比如PLL,PCIe,DDR,ONFI等；
5. 负责DFT相关设计实现(时序/功耗分析)，与前后端协作驱动芯片的设计实现顺利完成；
6. 参与DFT设计的RTL/门级仿真；
7. 部分参与SoC设计工作,包括数字电路设计,模块及全芯片级仿真和集成；
8. 部分参与设计实现工作,包括RTL综合,时序/功耗分析等。
任职要求
1. 电子类和通信类等相关专业，本科及以上学历，5年以上DFT和SoC设计经验,熟悉Mentor DFT flow 优先；
2. 能够熟练编写RTL代码并进行仿真,熟悉SoC设计；
3. 在ATE调试, 提高测试覆盖率以及减少DPPM方面均具备丰富的经验；
4. 熟悉综合和静态时序分析,熟悉形式验证；
5. 熟练掌握Verilog语言及Tcl,Perl,Shell,Python等脚本语言，掌握C语言；
6. 能够高效的解决问题，自我管理能力强，有团队合作精神。
设计（数字）验证工程师 岗位职责
1. 负责制定高覆盖率的芯片/模块验证计划；
2. 用SystemVerilog以及UVM验证方法学进行模块以及全芯片的功能验证；
3. 利用仿真，FPGA和Emulator进行性能分析和验证；
4. 执行带时序的后仿真工作；
5. 为芯片测试工程师提供测试机测试向量；
6. 在SOC芯片中利用固件代码(C语言)进行芯片测试；
7. 帮助FPGA工程师搭建并调试芯片/模块的FPGA验证环境。
任职要求
1. 电子工程专业或计算机专业本科或以上学历，3年以上IC设计/验证经验；
2. 熟悉IC设计流程；
3. 熟练掌握Cadence，Synopsys，Mentor逻辑仿真工具；
4. 熟练掌握Verilog和System Verilog；
5. 对覆盖率模型，带约束的随机向量生成等验证方法学有很好的理解(UVM,VMM,OVM)；
6. 有较好的基于SOC的C编程基础；
7. 最好熟悉PCIe，NVMe、DDR和Flash相关技术。
设计实现工程师 岗位职责
1. 负责RTL到GDSII的设计流程，包括布局，电源规划，CTS，绕线，时序收敛，信号完整性分析，功耗分析等方面的工作；
2. 负责芯片DRC，LVS，ANT，DFM，ESD/latch-up等物理验证流程；
3. 负责模拟IP的后端集成工作，完成相关检查。
任职要求
1. 电子工程专业及相关专业本科5年,或硕士毕业3年以上ASIC数字后端设计经验；
2. 能独立完成从 Netlist to GDSII 的数字后端设计工作,有成功的 28nm 及以下工艺流片经验优先；
3. 精通主流数字后端EDA工具(Synopsys/Cadence/Mentor),熟悉TCL/PERL等脚本语言；
4. 具备扎实的时序收敛以及芯片signoff技能；
5. 良好的团队合作精神,工作敬业负责,具有良好的沟通技能。
|
|
|
打印本文章
